200Gb/s以上速率的通道信号完整性设计和优化经验(二)
200Gb/s通道信号完整性要求A) PCB设计通道插入损耗指标,源于布线物理需求:如图 1 (a)所示,在 1 机架单元(RU)服务器内,需要从 ASIC 交换机四周引出 1024 对差分信号对,并连接至服务器前面板。PCB 设计(包括垂直过孔结构以及各层图形化传输线)占据了损耗预算的绝大部分。上一代以太网标准统一采用的 PCB 损耗指标为:在 26.56 GHz 下 0.45 dB/cm。受实际走线线宽限制,想要随工作频率进一步降低材料损耗已十分困难。因此,对于损耗预算设计要求,53.125 GHz 下约 0.55–0.6 dB/cm的传输线损耗目标被认为是合理值。图 2 (a) 展示了多款基于新型材料制备、并针对该场景完成加工与测试的样品。图中对比了四种新型介质材料 B~E 的单位长度提取损耗(dB/cm),基准样(材料 A)在 26.56 GHz 时损耗为 0.47 dB/cm(对应 53 GHz 下约 0.95 dB/cm)。图中每个标记点内,圆形代表平均值,方框中间横线代表中位数;方框上下边界分别对应 25% 分位数与 75% 分位数;须线(whiskers)延伸至 8 根 50 mm 长被测传输线样品的最小、最大测试数据。由于损耗无法精确按比例缩放,因此需要性能更强的串并转换器(SERDES)、增设信号中继器件,或