上面几种配置都有它们自己的优缺点所以在真实的系统应用中这些配置的结合以及TAM的重构是常有的事儿这里列举了结合多种配置使用的案例以及对应的文献。10.4.7 Hierarchical Test Control and Plug-and-Play这一节描述三种架构为了解决分级设计中的core测试问题至于为什么第一段讲了但看不懂╮(╯▽╰)╭第一种叫做Core Access Switch (CAS)是在2000年被提出来的如下图每个core都被1500 wrapper所wrap而且CAS block被分配给每个coreCAS blocks被用N个测试信号串联起来一个test controller被用来提供N个测试信号给所有CAS blocks (CAS 1, CAS 2, …)每个CAS block可以工作在以下的模式下configuration测试开始前CAS blocks都处于这个模式测试开始后有可能是下面两种模式bypasstest mode如下图所示对于test mode来说CAS可以根据core的测试需求提供四种测试类型如下图这四种类型的意思就是CAS收到N个测试信号并把他们转换成P个信号可以以四种不同的方式实现对于有k个scan chains的coreP k测试数据通过这k条链同步提供给coreFor a BISTed core, P can be as small as 1.对于一个用external source and sink测试的coreP的值取决于source and sink的性质对于一个分级的coreCAS技术让内部core被CASP等于内部总线宽度。但是这个方案有个问题如果分级结构有PnP feature测试就会有问题针对第一个测试架构的第四种CAS结构中遇到的分级设计测试的问题有了第二种测试架构分级测试架构允许分级core的PnP存在如下图所示这个架构支持用1149.1 (JTAG)和1500 (CTAG)标准wrap core除了这两种如果core被hierarchical core (H-core) wrapper所wrap这个分级core就可以成为plugged and played。H-core wrapper包含一个center test controller (CTC)它由三部分组成an 1149.1 TAP controllerahierarchical test controller (HTC)a programmable switch如下图所示这个分级corehierarchical core的I/O包括5个1149.1 signals和6个other signals用来像1149.1相对于core来说在更低的level使能core通过分级并且提供测试数据和控制信号一共11个信号。CTC的机制就是选择要被测试的cores然后分配测试信号给选定的cores讲解了一下CTC怎么工作的。只有5个extra I/Os的分级测试架构如下图所示hierarchical test manager (HTM)用来生成hierarchical core所需的测试信号以便于进行lower level的测试操作它的上游I/O和IEEE 1149.1标准兼容upstream I/Os包括serial test control signals (denoted as TCS_UP and which include TCK_UP, TMS_UP, and TRST_UP)serial test data signals (TDI_UP and TDO_UP)downstream I/Os包括1500 control signals (PCS)TCS_DN (including TCK_DN, TMS_DN, and TRST_DN)serial data I/Os (TDI_H and TDO_H) for the HTMs at the next levelserial data I/Os (TDI_C and TDO_C) for the cores at the same levelTAM为1500和BISTed memory cores提供并行数据传输能力。利用这个架构分级core的测试问题就能被与1149.1标准兼容的core I/O解决。10.5 COMPARISONS BETWEEN THE 1500 AND 1149.1 STANDARDS如下表原文还有些解说可以看看10.6 CONCLUDING REMARKS一个总结而已。