端口重复声明 工具误将systemverilog里的logic类型当作端口名字 如果DC工具使用analyze -format elaborate解析.v文件 就会不认识logic从而把他当成端口名